makefile 变量判空
今天写makefile时遇到一个问题，代码如下：

ifneq ($(strip $(NAME)),)
@echo “A”
else
@echo “B”
endif

当我没有定义NAME变量时它还要走“A”路径，怎样才能实现当没有定义NAME变量时走B路径呢，请各位指教！

[解决办法]