数字集成电路设计-3-除法器的verilog简单实现（续）

引言

1，改成clk方式。2，添加clk,50MHz。3, 添加rst，同步复位。4，添加calc_done,指示计算完成，高有效。

3.1 模块代码