IIC 时钟问题
我在看AT24Cxx的pdf文档，里面有句话有点不懂，球指点~~~

SERIAL CLOCK (SCL):  The SCL input is used to positive - edge 
clock data into each EEPROM device and   negative - edge clock data 
out of each device.  

我认为是： 正边沿 （上升沿）时钟数据进入EEPROM器件，下降沿 时钟数据从EEPROM读出来
就是说在读写 EEPROM时候，读取EEPROM数据要在时钟下降沿？？？？
但是我参考了一些代码，发现读写数据都是在CLK的上升沿，只是读写时候设置了1 0 1 0 A A A W/R 中的W/R而已
求理解，如何理解那句英文~~~~在此谢过啦~~~
[解决办法]
意思是数据在下降沿的时候变化，保证上升沿读取的是稳定的数据信号